簡(jiǎn)析低壓差分信號(hào)LVDS（一）
目前的點(diǎn)對(duì)點(diǎn)物理層接口，如RS－232、RS－422、RS－485、SCSI以及其他數(shù)據(jù)傳輸標(biāo)準(zhǔn)，由于在速度、噪聲、EMI／EMC、功耗、成本等方面所固有的限制，使其越來(lái)越難以勝任實(shí)際的應(yīng)用，所以在一些低電壓工作環(huán)境中受到限制。在高速點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸中，低壓差分信號(hào)（LowVoltage Differential Signaling，LVDS）技術(shù)具有可以對(duì)發(fā)射極耦合邏輯和各種高速I(mǎi)／O接口提供低功耗、低電壓的特點(diǎn)。LVDS正是在這種背景下發(fā)展起來(lái)的驅(qū)動(dòng)高速數(shù)據(jù)傳輸技術(shù)，現(xiàn)在廣泛地應(yīng)用在電信通信、數(shù)據(jù)通信和顯示設(shè)備上的點(diǎn)對(duì)點(diǎn)通信中。高速數(shù)據(jù)通信可分為系統(tǒng)間的通信和系統(tǒng)內(nèi)的通信，LVDS技術(shù)主要應(yīng)用在系統(tǒng)內(nèi)的數(shù)據(jù)通信，這是由于系統(tǒng)間的通信一般需要標(biāo)準(zhǔn)的通信協(xié)議，例如IEEE 1394、吉比特以太網(wǎng)等。如果在系統(tǒng)內(nèi)使用這些協(xié)議，則在硬件和軟件上的開(kāi)銷太大，所以簡(jiǎn)單、廉價(jià)的LVDS技術(shù)成為系統(tǒng)內(nèi)數(shù)據(jù)通信的主要技術(shù)。LVDS技術(shù)主要應(yīng)用在電路板內(nèi)部、電路板與電路板之間，甚至機(jī)架與機(jī)架之間的數(shù)據(jù)通信，其傳輸介質(zhì)為銅芯線或印制電路板連線。
一、低壓差分信號(hào)的電氣標(biāo)準(zhǔn)LVDS最早是由美國(guó)國(guó)家半導(dǎo)體公司（National Semiconductor）提出的一種高速信號(hào)傳輸電平。國(guó)際上有兩個(gè)工業(yè)標(biāo)準(zhǔn)定義了LVDS：ANSI／TIA／EIA－644（Telecommunication Industry Association／Electronic Industries Association）和IEEE 1996．3標(biāo)準(zhǔn)。ANSI／TIA／EIA－644（1995年11月通過(guò)）標(biāo)準(zhǔn)定義了LVDS的電氣規(guī)范，包括驅(qū)動(dòng)器輸出和接收器輸入的電氣規(guī)范，但它并不包括功能性的規(guī)范、傳輸協(xié)議或傳輸介質(zhì)特性。IEEE 1996．3標(biāo)準(zhǔn)（1996年3月通過(guò)）是可升級(jí)一致接口（Scalable Coherent Interface，SCI）的一個(gè)子集，該標(biāo)準(zhǔn)定義了SCI物理層接口的電氣規(guī)范，它與ANSI／TIA／EIA－644相似，但ANSI／TIA／EIA－644更為一般，主要面向多重應(yīng)用，而IEEE建立SCI－LVDS標(biāo)準(zhǔn)主要是為了SCI節(jié)點(diǎn)間的通信。ANSI／TIA／EIA－644標(biāo)準(zhǔn)定義了理論最大傳輸速率為1．923Gb／s，但其推薦的最大傳輸速率為655Mb／s；而IEEE 1996．3標(biāo)準(zhǔn)支持最大為250Mb／s的傳輸速率。這兩個(gè)標(biāo)準(zhǔn)都指定了與物理介質(zhì)無(wú)關(guān)的特性，只要介質(zhì)在指定的噪聲容限內(nèi)將信號(hào)發(fā)送到接收器，LVDS接口均可正常工作。通常提到的LVDS標(biāo)準(zhǔn)是指ANSI／TIA／EIA－644標(biāo)準(zhǔn)，2001年ANSI／TIA／EIA－644標(biāo)準(zhǔn)已經(jīng)被重新修訂，電氣標(biāo)準(zhǔn)如表1所示。
表1 ANSI／TIA／EIA－644－A標(biāo)準(zhǔn)
ANSI／TIA／EIA－644－A標(biāo)準(zhǔn)建議的最高數(shù)據(jù)傳輸速率為655Mb／s（限制基礎(chǔ)上的假設(shè)），同時(shí)也提供了基于耗損介質(zhì)上的理論最高傳輸速率為1．923Gb／s。參照此標(biāo)準(zhǔn)，以指定的最大數(shù)據(jù)傳輸速率是根據(jù)所需信號(hào)的質(zhì)量和媒體長(zhǎng)度／類型決定的。另一個(gè)LVDS標(biāo)準(zhǔn)出自于IEEE項(xiàng)目，這個(gè)標(biāo)準(zhǔn)的實(shí)現(xiàn)為建立一個(gè)如連接處理器、多處理系統(tǒng)或集團(tuán)工作站到集群通用的標(biāo)準(zhǔn)作出了很大的貢獻(xiàn)?？蓴U(kuò)展一致性接口（SCI）原先計(jì)劃為差分電路接口，提供了高數(shù)據(jù)速率的要求，但沒(méi)有解決電力關(guān)注的問(wèn)題。
低功耗SCI－LVDS標(biāo)準(zhǔn)后來(lái)被定義為SCI的一個(gè)子集，并被IEEE確定為1596．3標(biāo)準(zhǔn)。SCI－LVDS標(biāo)準(zhǔn)還規(guī)定了針對(duì)高速／低功耗物理層接口信號(hào)水平（電氣規(guī)格）類似ANSI／TIA／EIA－644－A的標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)還規(guī)定了編碼交換中使用SCI數(shù)據(jù)傳輸標(biāo)準(zhǔn)。IEEE 1596．3標(biāo)準(zhǔn)于1996年3月被批準(zhǔn)通過(guò)，但5年期滿后未延期。為了標(biāo)準(zhǔn)定義范圍更寬，并沒(méi)從具體的技術(shù)、介質(zhì)和電壓的供給上進(jìn)行定義，也就是在CMOS、GaAs及其他技術(shù)上，無(wú)論是5V、3．3V，還是低于3V的電源，傳輸是PCB的布線或是線纜都可應(yīng)用到LVDS技術(shù)。
二、低壓差分信號(hào)的特點(diǎn)低壓差分信號(hào)（LowVoltage Differential Signal，LVDS）是一種低電壓擺幅的通用I／O標(biāo)準(zhǔn)。LVDS的低電壓擺動(dòng)差分信號(hào)技術(shù)為系統(tǒng)提供了高速數(shù)據(jù)傳輸、抑制共模噪聲及降低功耗的能力，從而解決了物理層點(diǎn)對(duì)點(diǎn)傳輸?shù)钠款i問(wèn)題，保證了數(shù)據(jù)的高速傳輸。LVDS的產(chǎn)生降低了系統(tǒng)功耗，提高了芯片的集成度。單通道LVDS信號(hào)的負(fù)載（100Ω電阻）功耗大約為1．2mW，而RS－422的功耗則為90mW，約為L(zhǎng)VDS的75倍。同時(shí)，LVDS提供更低的靜態(tài)功耗，約為PECL／ECL的1／10。因此，LVDS具有如下特點(diǎn)。
1．高數(shù)據(jù)率、低功耗在ANSI／TIA／EIA－644定義中的LVDS標(biāo)準(zhǔn)，其理論極限速率為1．923Gb／s，恒流源模式、低擺幅輸出的工作模式?jīng)Q定著LVDS具有高速驅(qū)動(dòng)的能力。LVDS典型的開(kāi)關(guān)電壓為350mV，使得在數(shù)據(jù)提高的同時(shí)，功耗得以降低。LVDS每通道的直流電流為3．5mA，負(fù)載功耗的計(jì)算可由下式表示。
由上式可知，LVDS的功耗是恒定的，而CMOS收發(fā)器的動(dòng)態(tài)功耗是隨頻率變化而變化的。恒流源模式的驅(qū)動(dòng)設(shè)計(jì)降低了系統(tǒng)功耗，并極大地降低了頻率的影響。當(dāng)速率較低時(shí)，雖然CMOS的功耗比LVDS小，但是隨著頻率的提高，CMOS的功耗將逐漸增加，最終需要消耗比LVDS更多的功耗。
2．低電磁干擾電磁干擾有兩個(gè)來(lái)源：芯片內(nèi)部電荷的加速運(yùn)動(dòng)和芯片外線上的傳輸。芯片產(chǎn)生的電磁干擾取決于器件的頻率、輸出電壓擺動(dòng)和轉(zhuǎn)換的速率。由于LVDS標(biāo)準(zhǔn)的電壓擺動(dòng)低，而差分信號(hào)的極性相反，因此，對(duì)外輻射的電磁場(chǎng)可以互相抵消。耦合越緊密，泄放到外界的電磁能量就越少，有效地降低了EMI。一般來(lái)說(shuō)，其產(chǎn)生的電磁干擾小于RS－422、PECL等I／O標(biāo)準(zhǔn)。
3．端接匹配容易終端匹配只需要一只100Ω的電阻跨接在兩個(gè)差分線對(duì)上即可，其他的高速信號(hào)（如HSTL3類信號(hào)）除了需要一個(gè)50Ω的終端電阻外，還需要1．5V的端接電壓Vtt，而SSTL1類連接方式始端需要串接一個(gè)25Ω的電阻，終端需要通過(guò)一個(gè)50Ω電阻接1．5V的Vtt。
4．LVDS與RS－422、PECL的比較LVDS與RS－422、PECL的主要參數(shù)比較，如表2所示。
表2 LVDS與RS－422、PECL的主要參數(shù)比較
5．供電電壓低隨著高速率、高集成度電路的發(fā)展，降低供電電壓已成為急需解決的問(wèn)題，這樣不僅減少了高集成度電路的功耗，而且還消除了芯片內(nèi)部的散熱壓力，有助于提高集成度。LVDS不依賴于特定的供電電壓特性，是因?yàn)長(zhǎng)VDS在這方面上占據(jù)著優(yōu)勢(shì)。
6．較強(qiáng)的抗噪聲能力差分?jǐn)?shù)據(jù)傳輸方式有更強(qiáng)的抗噪聲能力。在流經(jīng)一對(duì)差分信號(hào)線上的電流及電壓相位相反，噪聲信號(hào)以共模的方式在差分線上耦合出現(xiàn)，在接收端會(huì)相減從而消除了噪聲。由于差分信號(hào)線周?chē)碾姶艌?chǎng)也是相互抵消的，故差分信號(hào)傳輸比單線信號(hào)傳輸?shù)碾姶泡椛湫?。恒流源模式不易出現(xiàn)尖峰，進(jìn)一步減少了噪聲，所以LVDS具有較強(qiáng)的抗共模噪聲能力。
7．時(shí)序定位精確由于差分信號(hào)的變化不像普通單端信號(hào)那樣依靠高低兩個(gè)閾值電壓來(lái)判斷，因此基本上不受工藝、溫度的影響，從而降低時(shí)序上的誤差，形成高速數(shù)字信號(hào)精確、有效的傳輸。
8．適應(yīng)地平面電壓變化范圍大LVDS接收器可以承受至少±1V的驅(qū)動(dòng)器與接收器之間的“地”電壓變化。由于LVDS驅(qū)動(dòng)器典型的偏置電壓為＋1．2V，“地”的參考電壓變化、驅(qū)動(dòng)器的偏置電壓以及輕度耦合是噪聲之和，在接收器端，對(duì)于驅(qū)動(dòng)器的“地”都是共模電壓。當(dāng)擺幅不超過(guò)400mV時(shí)，這個(gè)共模范圍是＋0．2～＋2．2V，進(jìn)而，一般情況下，接收器的輸入電壓范圍可在0～＋2．4V內(nèi)變化。正是因?yàn)長(zhǎng)VDS具有上述的主要特點(diǎn)，才使得HyperTransport（AMD）、Infiniband（Intel）、PCI－Express（Intel）等第三代I／O總線標(biāo)準(zhǔn)（3GI／O）不約而同地將低壓差分信號(hào)（LVDS）作為下一代高速信號(hào)電平標(biāo)準(zhǔn)。三、低壓差分信號(hào)的接口隨著傳輸信號(hào)頻率的增高，傳送信號(hào)的導(dǎo)線將向空間輻射電磁波，這種“類天線”的輻射效應(yīng)就是EMI電磁干擾源。反過(guò)來(lái)，外部干擾信號(hào)也會(huì)因?yàn)檫@種“類天線”效應(yīng)竄入導(dǎo)線。
